デジタル回路 — ロジックゲート・フリップフロップ・A/D 変換の原理と構成

デジタル回路は電圧・電流を 0（LOW）と 1（HIGH）の二値に量子化して処理する回路の総称である。連続値を扱うアナログ回路（tech-346）と対照的に、二値化によってノイズ耐性・再現性・設計の自動化（EDA）が大幅に向上し、マイクロプロセッサ・メモリ・通信装置からあらゆるデジタル機器の基盤となっている。情報カットオフ〜2025-08、confidence: medium 固定。

デジタル回路の基本概念

論理レベル：電圧を HIGH（論理 1）と LOW（論理 0）の 2 値で表す。CMOS（tech-345）では VDD（電源電圧）付近を HIGH、GND（0 V）付近を LOW とする。

ブール代数：0 と 1 の 2 値に対して定義された代数系。AND（積）、OR（和）、NOT（否定）の 3 基本演算を組み合わせてあらゆる論理関数を表現できる。

CMOS による実装：デジタル回路はほぼ全て CMOS トランジスタ（tech-345）で実装される。CMOS の静止電力消費がほぼゼロである特性により、数百億個のトランジスタを集積した LSI が実用化されている。

基本ロジックゲート

ロジックゲートは 1 個または複数の論理入力を受け取り、ブール演算に基づいた出力を生成する基本素子である。

ゲート名	記号	動作	真理値の特徴
AND	A·B	全入力が 1 のとき 1 を出力	1 入力でも 0 なら 0
OR	A+B	いずれかの入力が 1 のとき 1 を出力	1 入力でも 1 なら 1
NOT	Ā	入力を反転	1 入力のみ
NAND	-(A·B)	AND の否定（AND + NOT）	全入力 1 のみ 0 を出力
NOR	-(A+B)	OR の否定（OR + NOT）	全入力 0 のみ 1 を出力
XOR	A⊕B	入力が異なるとき 1 を出力	同値なら 0

NAND と NOR は「ユニバーサルゲート」と呼ばれ、この 1 種類だけで AND・OR・NOT を含む全ての論理関数を実現できる。CMOS で NAND を最小面積で実装できるため、実際の LSI ではほとんどの組合せ論理が NAND ベースで合成される。

組合せ論理回路

組合せ論理回路は出力が現在の入力の組合せだけで決まる回路であり、記憶を持たない。

加算器（Half Adder / Full Adder）：2 進数の加算を行う回路。Full Adder は XOR・AND・OR の組合せで実現し、これを多段接続してリップルキャリー加算器や高速加算器（先見桁上げ加算器）を構成する。

マルチプレクサ（MUX）：複数の入力信号から選択信号に従って 1 つを出力に接続する回路。データバスのルーティングに使われる。

デコーダ：N ビットの入力を 2ᴺ の出力線のうち 1 本を選択してアクティブにする回路。メモリアドレス選択・7 セグメント表示などに使用。

フリップフロップ：1 ビットの記憶素子

**フリップフロップ（FF）**はクロック信号の立ち上がり（または立ち下がり）のタイミングで入力を取り込み、次のクロックまで出力を保持する 1 ビットの記憶素子である。

D フリップフロップ（最も基本的な FF）：クロックの立ち上がりで D 入力を Q 出力に転送して保持する。シフトレジスタ・パイプライン・レジスタファイルの基本単位。

T フリップフロップ：T = 1 のとき毎クロックで出力が反転する。周波数を 1/2 に分周するカウンタに利用。

JK フリップフロップ：セット(J)/リセット(K)/保持/反転の 4 動作モードを持つ汎用 FF。

クロック同期回路と順序論理

順序論理回路はフリップフロップを用いた記憶を持つ回路であり、出力が現在の入力だけでなく過去の状態（記憶）にも依存する。

クロック信号：デジタル回路全体を同期させる周期的な矩形波。クロック周波数（Hz）が高いほど 1 秒間に処理できる操作数が増える（例：3 GHz CPU は 1 秒間に 30 億回の同期）。

セットアップ時間・ホールド時間：FF がクロックエッジの前後で入力を安定させておく必要がある時間。これらを守れないと「メタスタビリティ」という不確定動作が発生する。

パイプライン処理：処理を複数段に分割し、各段を FF で区切ってクロック同期させることで、各段が並列動作できるようにする技術。CPU の命令実行で 5 ～ 20 段のパイプラインが一般的。

A/D 変換・D/A 変換：アナログ世界との橋渡し

現実世界の信号はアナログであり、デジタル回路で処理するには変換が必要である。

A/D 変換（アナログ → デジタル）：アナログ信号をサンプリング（標本化）・量子化・符号化の 3 段階でデジタルデータに変換する。サンプリング周波数はナイキスト定理により処理する最高周波数の 2 倍以上必要。量子化ビット数（分解能）が高いほど精細な変換が可能（8 bit, 12 bit, 16 bit, 24 bit など）。

主な A/D 変換方式：

逐次比較型（SAR ADC）：高分解能・中速。センサデータ収集に多用。
フラッシュ型：超高速（GHz）・低分解能。高速通信・オシロスコープ向け。
シグマデルタ型：超高分解能（24 bit 以上）・低速。音声・計測器向け。

D/A 変換（デジタル → アナログ）：デジタルデータをアナログ電圧・電流に変換する。音楽の再生（DAC → スピーカ）・モータ制御・波形発生器に使用される。

A/D 変換のサブ回路（コンパレータ）はアナログ回路（tech-346）でも解説している。

情報カットオフ〜2025-08、confidence: medium 固定。

デジタル回路