トランジスタ — BJT・FET・MOSFET・CMOS の構造と動作原理

トランジスタは半導体を 3 層に重ねた能動素子であり、小さな制御信号で大きな電流・電力をスイッチ/増幅する機能を持つ。1947 年の発明以来、現代の電子機器はすべてトランジスタを基礎として成立しており、1 チップに数百億個が集積される時代となった。情報カットオフ〜2025-08、confidence: medium 固定。

バイポーラトランジスタ（BJT）の構造と動作

BJT（Bipolar Junction Transistor）は 2 つの PN 接合を直列に接続した 3 層構造素子であり、NPN 型と PNP 型がある。

NPN 型：N 型（エミッタ E）－P 型（ベース B）－N 型（コレクタ C）の 3 層で構成。ベースに小さな電流（IB）を注入すると、コレクタ–エミッタ間に IB を数十～数百倍に増幅した大電流 IC が流れる。

電流増幅率 hFE：IC = hFE × IB の関係が成り立ち、hFE（電流増幅率、β とも表記）は素子によって 50 ～ 300 程度の値を持つ。

動作領域：

活性領域（増幅動作）：エミッタ接合が順バイアス、コレクタ接合が逆バイアス。IC ≈ hFE × IB が成立。
飽和領域：両接合が順バイアス。VCE が低く、スイッチの ON 状態に対応。
遮断領域：両接合が逆バイアス。IC ≈ 0 で、スイッチの OFF 状態に対応。

電界効果トランジスタ（FET）の構造と動作

FET（Field Effect Transistor）はゲート電圧（電界）によってチャネルのキャリア密度を制御し、ドレイン–ソース間の電流を調整する素子である。BJT が電流制御型であるのに対し、FET は電圧制御型でゲートに電流をほとんど消費しない。

接合型 FET（JFET）：ゲートと半導体チャネルが PN 接合を形成。逆バイアスのゲート電圧で空乏層を広げてチャネルを絞る（デプレッション型動作）。

MOSFET（Metal-Oxide-Semiconductor FET）：ゲートをシリコン酸化膜（SiO₂）で絶縁した構造。ゲート電圧によって酸化膜直下のチャネル層にキャリアを誘起して電流を制御する。

N チャネル MOSFET（NMOS）：正のゲート電圧で電子チャネルを形成（エンハンスメント型）。
P チャネル MOSFET（PMOS）：負のゲート電圧で正孔チャネルを形成。

MOSFET はゲート絶縁のため入力インピーダンスが極めて高く、消費電力が低い。大規模集積回路（LSI/VLSI）ではほぼ全て MOSFET が用いられる。

CMOS 技術：低消費電力 LSI の基盤

CMOS（Complementary MOS）は NMOS と PMOS を相補的に組み合わせた回路技術である。

CMOS インバータ（NOT ゲート）を例に動作を示す：入力 HIGH → NMOS ON + PMOS OFF → 出力 LOW、入力 LOW → NMOS OFF + PMOS ON → 出力 HIGH。

CMOS の重要な特性は静止電力消費がほぼゼロであることで、信号が遷移する瞬間のみ電力を消費する。これにより高集積・高速・低消費電力の 3 要件を同時に満たすことができ、現代のマイクロプロセッサ・メモリ・ロジック IC の主要技術となっている。

デジタル回路への応用は tech-347 で解説する。

トランジスタの主な応用

増幅器（アナログ）：小信号（音声・センサ出力など）を増幅する。BJT の活性領域または FET の線形領域を利用する。アナログ回路（tech-346）で詳述。

スイッチ（デジタル）：ON/OFF の二値動作で論理ゲートを構成する。CMOS でNAND/NOR/NOT ゲートを実現し、マイクロプロセッサから記憶回路まで全てのデジタル機能を構築する。デジタル回路（tech-347）で詳述。

発振器・信号源：トランジスタの負性抵抗特性または正帰還を用いた発振回路を構成する。

微細化とプロセスノードとの関係

現代の MOSFET はプロセスノード（tech-93）の微細化によって性能が向上してきた（ムーアの法則）。ゲート長が 3 nm を下回る最先端ノードでは、古典的な平面 MOSFET から FinFET・GAA（Gate-All-Around）FET など 3 次元構造への移行が進んでいる。

製造プロセスの詳細は半導体製造・ハードウェアブランチ（tech-186）で解説する。

情報カットオフ〜2025-08、confidence: medium 固定。

トランジスタ